一、产品概述
“THGDC-4型电子设计竞赛应用开发系统”是专门为电子设计竞赛训练、创新实验开发、课程设计、毕业设计而研发的新一代全开放型教学设备,可用作全国大学生电子设计竞赛训练、课程设计、课外科技活动、毕业设计及现代电子系统应用开发的学习平台。
采用工业标准8层板设计,采用Altera公司Cyclone III系列的EP3C16 FPGA(90万门)。包含能满足不同开发需要的Flash、SDRAM、高速clock和配置芯片以及丰富的外围接口。该板既能独立使用,也可搭配实验箱(THGSC-2型和THGSC-3型)作为核心板使用。可选配多种高级实验模块,进行扩展实验和创新设计。
二、系统特点
-
采用多层工业级标准精心设计
-
FPGA主芯片采用Altera公司的Cyclone III系列EP3C16 FPGA(90万门)
-
配有全功能USB仿真开发工具(支持Altera全系列器件),速度快,性能稳定可靠
三、适用范围
-
系统既能单独使用,也可结合实验箱(THGSC-2型和THGSC-3型)作为核心板使用
-
SOPC技术/Nios II软核嵌入式系统实验教学、开发应用
-
EDA技术实验教学、开发应用
-
IC设计硬件仿真、科研项目硬件验证与开发
-
研究生课题开发、电子设计竞赛培训
-
自主创新应用开发,各类CPU IP核片上系统开发
四、系统配置
-
FPGA主芯片采用Altera公司的Cyclone III系列EP3C16 FPGA(90万门)
-
采用EPCS4作为配置芯片,容量4Mbit
-
支持 JTAG、AS模式,便于在电子竞赛、科研项目开发中使用
-
8MB SDRAM、4MB Flash
-
SD卡接口、VGA接口、标准RS232接口、PS/2鼠标/键盘接口
-
2个40针外扩接口,接口上带3.3V、5.0V、±12V电源
-
10个拨码开关、10个LED显示、4个七段数码管
-
50MHz系统时钟源
-
提供板级和芯片级电压5.0V、3.3V、2.5V、1.2V
选配模块
-
并行ADC/DAC模块
-
串行ADC/DAC模块
-
高速ADC/DAC模块
-
USB2.0接口模块
-
以太网接口模块
-
2.4G无线通信模块
-
红外通信模块
-
通用输入输出接口模块
-
通用液晶屏接口模块
-
Audio输入与输出模块
-
视频输入输出模块
-
基于QUARTUSII图形输入电路的设计
-
基于VHDL格雷码编码器的设计
-
含异步清零和同步使能的加法计数器
-
七段数码管显示电路的设计
-
数控分频器的设计
-
图形和VHDL混合输入的电路设计
-
四位并行乘法器的设计
-
基本触发器的设计
-
四位全加器设计
-
用VHDL设计七人表决器
-
用VHDL设计四人抢答器
-
可控脉冲发生器的设计
-
正负脉宽调制信号发生器设计
-
序列检测器的设计
-
PS/2键盘
-
UART通信
-
VGA彩条信号发生器的设计
-
PN码产生器
-
Gold码产生器
-
数字频率计的设计
-
数字钟的设计
-
序列检测器的设计
-
数字秒表的设计
-
并行AD/DA转换实验(需配并行ADC/DAC模块)
-
串行AD/DA转换实验(需配串行ADC/DAC模块)
-
DDS信号发生器(需配高速ADC/DAC模块)
-
USB2.0总线通信实验(需配USB2.0接口模块)
-
以太网口通信实验(需配以太网接口模块)
-
无线通信实验(需配2.4G无线通信模块)
-
红外数据通信实验(需配红外通信模块)
-
基本输入输出实验(需配通用输入输出接口模块)
-
IIC总线接口实验(需配通用输入输出接口模块)
-
SPI总线接口实验(需配通用输入输出接口模块)
-
图形液晶显示实验(需配通用液晶屏接口模块)
-
字符液晶显示实验(需配通用液晶屏接口模块)
-
音频采集与回放实验(需配Audio输入与输出模块)
-
视频采集与回放实验(需配视频输入输出模块)
(二)SOPC实验(NIOSII 32 Bit IP 设计)
-
Hello Nios II实验
-
开关、按键及LED实验
-
定时器实验
-
7段码显示实验
-
Nios II与PC机UART通信
-
SDROM控制器核读写实验
-
DMA传输实验
-
PS/2键盘实验
-
SD读写实验
六、仪器配置
用户必配设备:计算机、40M双踪示波器
用户选配:函数信号发生器、逻辑分析仪